



第6章 常用时序逻辑功能器件

在本章中，重点介绍计数器和寄存器，内容包括：

1. 各种类型计数器和寄存器的电路组成；
2. 典型计数器和寄存器集成电路；
3. 计数器和寄存器的典型应用；
4. 计数器和寄存器的HDL描述。



6.1 计数器

计数器功能：统计输入脉冲的个数。

计数器除了直接用于计数外，还可以用于定时器、分频器、程序控制器、信号发生器等多种数字设备中。

计数器分类：

按计数器中的触发器是否同时翻转分类：

同步计数器； 异步计数器

按计数器中数字的编码方式分类：


二进制计数器； 非二进制计数器



6.1.1 异步计数器

1. 异步二进制计数器

(1) 电路组成和逻辑功能分析（以加法计数讨论）




二进制加法计数规则：如果低位已经为1，则再记入1时就应回到0，同时向高位送出进位信号。

将T'触发器从1变为0时Q端电位的跳变作为进位信号，并接至高一位触发器的时钟输入端，可得到多位二进制加法计数器。




波形图:



二进制加法计数器



如将电路改为：




即将前一级的 $\bar{Q}$ 端和后一级的时钟输入端相连。

二进制减法计数规则：若低位触发器已经是0，则再输入一个减法计数脉冲后，应翻成1，同时向高位发出借位信号，使高位翻转。



波形图:



二进制减法计数器



(2) 异步二进制计数器的特点


① 异步二进制计数器可由T'触发器构成，触发器之间串接，低位触发器的输出，作为高位触发器的时钟。

组成加法计数器，当采用下降边沿触发器时，将 Q_{i-1} 和 CLK_i 相连；当采用上升边沿触发器时，如将 $\overline{Q}_{i-1}$ 和 CLK_i 相连。

组成减法计数器，当采用下降边沿触发器时，将 $\overline{Q}_{i-1}$ 和 CLK_i 相连；当采用上升边沿触发器时，如将 Q_{i-1} 和 CLK_i 相连。



■ 用D触发器构成二进制计数器的例子:



异步为链式
类型计数器


- ② 异步二进制计数器，由于触发器的状态翻转是由低位向高位逐级进行的，因此计数速度较低。
- ③ 若CLK脉冲的频率为 f ，则 Q_0 、 Q_1 、 Q_2 、 Q_3 输出脉冲的频率分别为 $\frac{1}{2}f$ 、 $\frac{1}{4}f$ 、 $\frac{1}{8}f$ 、 $\frac{1}{16}f$ ，常称这种计数器为分频器。



异步十进制加法计数器电路




波形图:



瞬间即逝的过渡



完整状态图：





(2) 自启动特性


如果电路由于某种原因（例如受干扰影响）进入无效状态，但在若干个时钟脉冲的作用下，能自动返回（直接或间接返回）到某个有效状态，进入有效循环，则称该电路具有自启动特性。否则就不具有自启动特性。



3. 通用异步计数器集成电路

属二进制计数器的有74LS93A、74HC93、74LS197等，它们均为4位计数器。这些计数器的共同特点是：

- (1) 每个集成电路内部有两组彼此独立的计数器，一组为**模2计数器**，另一组为**模8计数器**；
- (2) 通过外电路，将这两组计数器相连，可构成**模16计数器**，这类集成电路也称为**二—八—十六进制计数器**。




4位异步二进制计数器74LS93A逻辑图



属中规模集成异步十进制计数器的型号有74290、74176和74196等，这些计数器的共同特点：

- (1) 每个集成电路内部有两组彼此独立的计数器，一组为模2计数器，另一组为模5计数器；
- (2) 通过外电路，将这两组计数器相连，可构成模10计数器，这类集成电路也称为二—五—十进制计数器。



模5计数器

异步十进制计数器 74290 逻辑图



74290逻辑功能:

① **异步清零**: $R_{0(1)}=R_{0(2)}=1$, 且 $S_{9(1)} S_{9(2)}=0$


$$Q_3Q_2Q_1Q_0=0000$$

② **异步置9**: $R_{0(1)} R_{0(2)}=0$, 且 $S_{9(1)} = S_{9(2)}=1$


$$Q_3Q_2Q_1Q_0=1001$$

③ **计数**: $R_{0(1)} R_{0(2)}=0$, 且 $S_{9(1)} \cdot S_{9(2)}=0$

电路图




电路图



(3) 当 $Q_2Q_1=11$ 时, $J_3=1$, 在下一个 CLK 作用下, Q_3 将由0状态变为1状态, 同时 J_1 变为0。这时, $Q_3Q_2Q_1=100$, $J_1=J_3=0$ 。

(4) 在上述条件下, 在下一个 CLK 脉冲作用下, 电路回到 $Q_3Q_2Q_1=000$ 状态, 完成一个循环周期。


电路状态图:





自启动特性讨论:

- (1) 当 $Q_3Q_2Q_1=101$ 时, $J_3J_1=00$, 则下一个状态为010;
- (2) 当 $Q_3Q_2Q_1=110$ 时, $J_3J_1=00$, 则下一个状态为010;
- (3) 当 $Q_3Q_2Q_1=111$ 时, $J_3J_1=10$, 则下一个状态为000。





电路能自启动



74290构成模10计数器


- 将 Q_0 和 CLK_1 相连，计数脉冲从 CLK_0 输入， $Q_3Q_2Q_1Q_0$ 输出，构成**8421BCD**码计数器；






8421BCD计数器波形图


Q₃Q₂Q₁Q₀






- 将 Q_3 和 CLK_0 相连，计数脉冲从 CLK_1 输入， $Q_0Q_3Q_2Q_1$ 输出，构成5421BCD码计数器。






5421BCD计数器波形图

Q₀Q₃Q₂Q₁





两片74290级联实现模100计数器



模100计数器



6.1.2 同步计数器

1. 同步二进制计数器

(1) 电路组成和逻辑功能分析

▲ 同步二进制加法计数器设计思想

- ① 根据计数器的功能要求， n 位二进制计数器用 n 个存储单元电路组成，存储单元的状态表示二进制数，存储单元由触发器实现；
- ② 由于是同步计数器，输入脉冲将同步加到各触发器的时钟输入端，因此只有通过控制触发器的驱动信号来达到控制触发器状态的目的；
- ③ 二进制计数规则：每加1，最低位改变一次状态，高位的状态是否改变，由低位是否计满来决定。



$Q_3Q_2Q_1Q_0$: 计数器的输出状态;

C: 计数器的进位标志。

计数器的驱动方程: $T_0=1, T_1=Q_0^n, T_2=Q_1^nQ_0^n, T_3=Q_2^nQ_1^nQ_0^n$

计数器的输出方程: $C=Q_3^n Q_2^n Q_1^n Q_0^n$



计数器的驱动方程

$$T_0 = 1$$

$$T_1 = Q_0^n$$

$$T_2 = Q_1^n Q_0^n$$

$$T_3 = Q_2^n Q_1^n Q_0^n$$

计数器的输出方程

$$C = Q_3^n Q_2^n Q_1^n Q_0^n$$

根据T触发器特性方程

$$\begin{aligned} Q^{n+1} &= T\bar{Q}^n + \bar{T}Q^n \\ &= T \oplus Q^n \end{aligned}$$

状态方程

$$Q_0^{n+1} = \bar{Q}_0^n$$

$$Q_1^{n+1} = Q_1^n \oplus Q_0^n$$

$$Q_2^{n+1} = Q_2^n \oplus (Q_1^n Q_0^n)$$

$$Q_3^{n+1} = Q_3^n \oplus (Q_2^n Q_1^n Q_0^n)$$



状态表

计数器的输出方程

$$C = Q_3^n Q_2^n Q_1^n Q_0^n$$

状态方程

$$Q_0^{n+1} = \overline{Q_0^n}$$

$$Q_1^{n+1} = Q_1^n \oplus Q_0^n$$

$$Q_2^{n+1} = Q_2^n \oplus (Q_1^n Q_0^n)$$

$$Q_3^{n+1} = Q_3^n \oplus (Q_2^n Q_1^n Q_0^n)$$

CLK	Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	C
	0	0	0	0	0	0	0	1	0
	0	0	0	1	0	0	1	0	0
	0	0	1	0	0	0	1	1	0
	0	0	1	1	0	1	0	0	0
	0	1	0	0	0	1	0	1	0
	0	1	0	1	0	1	1	0	0
	0	1	1	0	0	1	1	1	0
	0	1	1	1	1	0	0	0	0
	1	0	0	0	1	0	0	1	0
	1	0	0	1	1	0	1	0	0
	1	0	1	0	1	0	1	1	0
	1	0	1	1	1	1	0	0	0
	1	1	0	0	1	1	0	1	0
	1	1	0	1	1	1	1	0	0
	1	1	1	0	1	1	1	1	0
	1	1	1	1	0	0	0	0	1



(2) 同步二进制加法计数器的特点


- ① 由 n 个触发器构成的同步二进制加法计数器的模为 2^n ，没有多余状态，状态利用率最高；
- ② 用 T 触发器构成的同步二进制加法计数器，其电路结构有两条规则：
 - $T_0 = 1$;
 - $T_i = Q_{i-1}^n Q_{i-2}^n \dots Q_0^n \quad (i \neq 0)$ 。
- ③ 同步计数器工作速度快，这种计数器的最高工作频率可达：

$$f_{\max} = \frac{1}{t_{\text{PF}} + t_{\text{PG}}}$$



2. 同步十进制计数器

(1) 电路组成和逻辑功能分析



驱动方程: $T_0=1$ $T_1=\overline{Q_3^n} Q_0^n$ $T_2=Q_1^n Q_0^n$ $T_3=Q_2^n Q_1^n Q_0^n + Q_3^n Q_0^n$

输出方程: $C=Q_3^n Q_0^n$



状态表

根据T触发器的特性方程:

$$Q^{n+1} = T\bar{Q}^n + \bar{T}Q^n \\ = T \oplus Q^n$$

电路状态方程

$$Q_0^{n+1} = \bar{Q}_0^n$$

$$Q_1^{n+1} = Q_1^n \oplus (\bar{Q}_3^n Q_0^n)$$



$$Q_2^{n+1} = Q_2^n \oplus (Q_1^n Q_0^n)$$

$$Q_3^{n+1} = Q_3^n \oplus (Q_2^n Q_1^n Q_0^n + Q_3^n Q_0^n)$$

无效状态



Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	C
0	0	0	0	0	0	0	1	0
0	0	0	1	0	0	1	0	0
0	0	1	0	0	0	1	1	0
0	0	1	1	0	1	0	0	0
0	1	0	0	0	1	0	1	0
0	1	0	1	0	1	1	0	0
0	1	1	0	0	1	1	1	0
0	1	1	1	1	0	0	0	0
1	0	0	0	1	0	0	1	0
1	0	0	1	0	0	0	0	1
1	0	1	0	1	0	1	1	0
1	0	1	1	0	1	1	0	1
1	1	0	0	1	1	0	1	0
1	1	0	1	0	1	0	0	1
1	1	1	0	1	1	1	1	0
1	1	1	1	0	0	1	0	1

$$Q_3 Q_2 Q_1 Q_0$$




(2) 同步十进制计数器的设计方法

目的：根据十进制计数器的**状态表**（即设计要求），求电路结构图（即**驱动方程**和**输出方程**）。

以T触发器构成8421BCD码加法计数器为例讨论

设计步骤：

- ① 列出8421BCD码加法计数器的**状态表**；
- ② 根据8421BCD码加法计数器的状态表，列出各触发器所需要的**驱动信号**；
- ③ 根据状态表，求**输出方程**和**驱动方程**并化简；
- ④ 画电路图。



状态表

驱动信号

Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	C	T_3	T_2	T_1	T_0
0	0	0	0	0	0	0	1	0	0	0	0	1
0	0	0	1	0	0	1	0	0	0	0	1	1
0	0	1	0	0	0	1	1	0	0	0	0	1
0	0	1	1	0	1	0	0	0	0	1	1	1
0	1	0	0	0	1	0	1	0	0	0	0	1
0	1	0	1	0	1	1	0	0	0	0	1	1
0	1	1	0	0	1	1	1	0	0	0	0	1
0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	0	0	1	0	0	0	0	1
1	0	0	1	0	0	0	0	1	1	0	0	1
1	0	1	0	×	×	×	×	×	×	×	×	×
1	0	1	1	×	×	×	×	×	×	×	×	×
1	1	0	0	×	×	×	×	×	×	×	×	×
1	1	0	1	×	×	×	×	×	×	×	×	×
1	1	1	0	×	×	×	×	×	×	×	×	×
1	1	1	1	×	×	×	×	×	×	×	×	×

由表可得驱动方程和输出方程：
例 T_3 的驱动方程为

		Q_1Q_0			
Q_3Q_2		00	01	11	10
	00				
	01			1	
	11	×	×	×	×
	10		1	×	×

$$T_3 = Q_2^n Q_1^n Q_0^n + Q_3^n Q_0^n$$



3. 可逆计数器

可逆计数器具有两种形式：


(1) 有加减控制的**可逆计数器**：这种电路有一个**CLK脉冲输入端**，有一个**加减控制端**，电路作何种计数，由加减控制端的**控制信号**来决定；

(2) **双时钟可逆计数器**：这种电路有两个**CLK脉冲输入端**，电路作不同计数时，分别从不同的**CLK端**输入。



有加/减控制的同步二进制可逆计数器电路的设计思路：
以T触发器设计例


① $i=0$ $T_0=1$;



② $i \neq 0$ T_i 如图所示:



有加/减控制的同步4位二进制可逆计数器电路





当 $U/\bar{D}=1$ 时，各触发器的驱动方程为：

$$T_0=1$$

$$T_1=Q_0^n$$

$$T_2=Q_1^n Q_0^n$$

$$T_3=Q_2^n Q_1^n Q_0^n$$

符合加法计数器的驱动方程。

当 $U/\bar{D}=0$ 时，各触发器的驱动方程为：

$$T_0=1$$

$$T_1=\bar{Q}_0^n$$

$$T_2=\bar{Q}_1^n \bar{Q}_0^n$$

$$T_3=\bar{Q}_2^n \bar{Q}_1^n \bar{Q}_0^n$$

符合减法计数器的驱动方程。





双时钟二进制可逆计数器设计思想，以T'触发器设计为例：

(1) $i=0$ $CLK_0 = CLK_U + CLK_D$

(2) $i \neq 0$ CLK_i 如图示：

当作加计数时， $CLK_D = 0$ ；
当作减计数时， $CLK_U = 0$ 。





双时钟二进制可逆计数器原理图



4. 通用同步计数器集成电路

集成同步计数器的产品型号较多，属4位二进制计数器的有74161、74163等，属十进制计数器的有74160，属4位二进制可逆计数器有74169、74191、74193等，属十进制可逆计数器有74190、74192等，这些计数器均有对应的CMOS集成电路，其型号为74HC。



(1) 集成计数器74163、74160、74190

① 同步4位二进制计数器74163的功能

a. 同步清零

b. 同步置数




c. 保持

d. 同步计数



74163


CTRDIV16



74163功能表

CLK	$\overline{\text{CLR}}$	$\overline{\text{LD}}$	ENP	ENT	功能
↑	0	×	×	×	同步清零
↑	1	0	×	×	同步置数
×	1	1	0	1	保持(包括RCO的状态)
×	1	1	×	0	保持(RCO=0)
↑	1	1	1	1	同步计数

$$\blacksquare \text{ RCO} = Q_3 Q_2 Q_1 Q_0 \cdot \text{ENT}$$



74163的时序图




② 同步十进制计数器74160的功能

a. 异步清零

b. 同步置数

c. 保持

d. 同步计数




74160功能表

CLK	$\overline{\text{CLR}}$	$\overline{\text{LD}}$	ENP	ENT	功能
×	0	×	×	×	异步清零
↑	1	0	×	×	同步置数
×	1	1	0	1	保持(包括RCO的状态)
×	1	1	×	0	保持(RCO=0)
↑	1	1	1	1	同步计数

$$\blacksquare \text{ RCO} = \text{Q}_3 \text{Q}_0 \cdot \text{ENT}$$



由两片74160构成的模100计数器 (两位BCD码计数器)





③ 十进制可逆计数器 74190的功能


a. $\overline{LD}$ 为异步置数控制端

b. $\overline{CTEN}$ 为计数使能端


c. $D/\overline{U}$ 为加/减计数控制端

d. MAX / MIN 为最大/最小值指示端

e. $\overline{RCO}$ 为脉动时钟输出端



74190逻辑图



74190的时序图



(2) 用集成计数器构成任意进制计数器


利用已有的中规模集成计数器，经外电路的不同连接，以得到所需任意进制计数器，是数字电路中的一项关键技术。

① 反馈复位法（清零法）


■ 对于有异步清零端 $\overline{CLR}$ ，设计任意进制计数器。




例：用74160构成模6加法计数器。



(a)



(b)



(c)

74160构成模6计数器

瞬间即逝的过渡



△ 存在一个极短的过渡状态; △ 清零的可靠性较差。


当CLK上升沿到达，使输出为0110时，门 G_1 输出为0， G_2 输出为1， G_3 输出为0。 G_3 输出的0信号使清零有效，该信号在CLK=1期间不变。

● 除了在对可靠性要求特别高的地方之外，一般可不采用改进电路。





■ 对于有同步清零端 $\overline{CLR}$ ，设计任意进制计数器。

例：用74163实现模6计数器。



$Q_3 Q_2 Q_1 Q_0$



解： $\overline{CLR} = \overline{Q_2^n Q_0^n}$




② 反馈置位法(置数法)


对于有同步预置数控制端，可利用计数器的 $\overline{LD}$ 来获得任意进制计数器。

例：用74163实现模10计数器。

解： $\overline{LD} = \overline{Q_3^n Q_0^n}$, $D_3 D_2 D_1 D_0 = 0000$




$Q_3 Q_2 Q_1 Q_0$






例：试用74163实现余3BCD码计数器。

$Q_3Q_2Q_1Q_0$




状态图

解： $\overline{LD} = \overline{Q_3^n Q_2^n}$, $D_3D_2D_1D_0 = 0011$






解: $\overline{LD} = \overline{Q_3^n Q_2^n}$, $D_3 D_2 D_1 D_0 = 1011$





例：用同步计数器74163实现5421BCD码计数器。





状态图



方案一：可在同一电路中既采用置数，又采用清零方法。


$Q_3Q_2Q_1Q_0$



解: $\overline{LD} = \overline{Q_3^n Q_2^n}$, $D_3 D_2 D_1 D_0 = 1000$

$\overline{CLR} = \overline{Q_3^n Q_2^n}$

方案二：只采用置数法，在不同的位置置不同的数。



(a)

Q ₁ Q ₀		00	01	11	10
Q ₃ Q ₂	00	1	1	1	1
	01	0	×	×	×
	11	0	×	×	×
	10	1	1	1	1

$\overline{LD}$


$\overline{LD} = \overline{Q_2^n}$

(b)

Q ₁ Q ₀		00	01	11	10
Q ₃ Q ₂	00	XXXX	XXXX	XXXX	XXXX
	01	1000	XXXX	XXXX	XXXX
	11	0000	XXXX	XXXX	XXXX
	10	XXXX	XXXX	XXXX	XXXX

(c)

$D_3D_2D_1D_0 = \overline{Q_3^n} 000$



(d)



例：试用4位同步二进制计数器74163和门电路设计一个编码可控计数器，当输入控制变量M=0时，电路为8421BCD码十进制计数器，M=1时电路为5421BCD码十进制计数器。

解：用复位法构成8421BCD码计数器

$$M=0 \text{ 时 } \quad \overline{\text{CLR}} = \overline{Q_3^n Q_0^n} \quad \overline{\text{LD}} = 1$$

用置数法构成5421BCD码计数器

$$M=1 \text{ 时 } \quad \overline{\text{CLR}} = 1 \quad \overline{\text{LD}} = \overline{Q_2^n} \quad D_3 D_2 D_1 D_0 = \overline{Q_3^n} 000$$

$$\overline{\text{CLR}} = \overline{M} \overline{Q_3^n Q_0^n} + M \cdot 1 = M + \overline{Q_3^n Q_0^n} = \overline{M Q_3^n Q_0^n}$$


$$\overline{\text{LD}} = \overline{M} \cdot 1 + M \overline{Q_2^n} = \overline{M} + \overline{Q_2^n} = \overline{M Q_2^n}$$



$$\overline{\text{CLR}} = \overline{\text{M}} \overline{\text{Q}_3^n \text{Q}_0^n} + \text{M} \cdot 1 = \overline{\text{M}} + \overline{\text{Q}_3^n \text{Q}_0^n} = \overline{\text{M} \text{Q}_3^n \text{Q}_0^n}$$

$$\overline{\text{LD}} = \overline{\text{M}} \cdot 1 + \text{M} \overline{\text{Q}_2^n} = \overline{\text{M}} + \overline{\text{Q}_2^n} = \overline{\text{M} \text{Q}_2^n}$$


$$\text{D}_3 \text{D}_2 \text{D}_1 \text{D}_0 = \overline{\text{Q}_3^n} 000$$





例：试用两片**74163**通过反馈置位法（预置最小值）构成模24同步计数器。


解：模24计数器需用两片74163构成，模24计数器可从0计到23，而23的二进制数为**00010111**。





如何用两片**74160**通过反馈置位法（预置最小值）构成模24同步计数器？

解：模24计数器可从0计到23，而23的**8421BCD**为**00100011**。






6.1.3 计数器应用

1. 序列信号发生器

在数字信号的传输和数字系统的测试中，有时需要用到一组**特定的串行数字信号**，通常把这种串行数字信号称为序列信号。产生序列信号的电路称为**序列信号发生器**。

用计数器和简单组合逻辑电路（如MUX）组成**序列信号发生器**。





例：试用同步十进制计数器**74160**辅以组合电路设计一个能产生序列信号为**00011011**的计数型序列信号发生器。


解：

- ① 根据序列信号的**长度M**（本例为8），设计**模M计数器**；
（本例计数器选用74160，并用置数法实现模8计数器）
- ② 将**计数器的输出 $Q_2Q_1Q_0$** 作为组合电路输入，**序列信号作为组合电路输出**，列出真值表；
- ③ 根据真值表，求出组合逻辑关系表达式；
- ④ 画逻辑图。




方案一：用74160和八选一数据选择器设计

组合电路



模8计数器




用计数器和数据选择器组成序列信号发生器

方案二：用74160和四选一数据选择器设计

Q_1Q_0	00	01	11	10
Q_2				
0	0	0	1	0
1	1	0	1	1

$D_0=Q_2$ $D_1=0$ $D_3=1$ $D_2=Q_2$

组合电路




用计数器和四选一数据选择器组成序列信号发生器

模8计数器



2. 键盘扫描电路



键盘扫描编码电路示意图



6.1.4 计数器的Verilog描述

1. 具有同步清零、同步置数与使能的4位同步计数器的Verilog程序代码。

```
module Vr74163(CLK,CLR_L,LD_L,ENP,ENT,D,Q,RCO);  
    input CLK,CLR_L,LD_L,ENP,ENT;  
    input [3:0] D;  
    output [3:0] Q;  
    output RCO;  
    reg [3:0] Q;  
    reg RCO;  
  
    always @ (posedge CLK)  
        if (CLR_L==0)  Q<=4'b0;
```




```
else if (LD_L==0)    Q<=D;
else if ((ENT==1) && (ENP==1))    Q<=Q+1;
else    Q<=Q;
always @ (Q,ENT)
    if ((ENT==1) && (Q==4'd15))    RCO=1;
    else    RCO=0;
endmodule
```



2. 具有异步置数的同步十进制可逆计数器的Verilog程序代码。

```
module Vr74190(CLK,LD_L,UPN_DOWN,EN_L,D,Q,MAX_MIN,RCON);  
    input CLK,LD_L,UPN_DOWN,EN_L;  
    input [3:0] D;  
    output [3:0] Q;  
    output MAX_MIN,RCON;  
  
    reg [3:0] Q;  
    reg MAX_MIN,RCON;  
  
    always @ (posedge CLK,negedge LD_L)  
        if (!LD_L) Q<=D;  
        else if (!EN_L)  
            begin  
                if (UPN_DOWN==0)
```



```
begin
  if (Q==4'd9) Q<=4'b0;else Q<=Q+1;
end
else
begin
  if (Q==4'd0) Q<=4'd9; else Q<=Q-1;
end
end
else Q<=Q;
always @ (Q,UPN_DOWN,MAX_MIN)
  if (((Q==4'd9) && (UPN_DOWN==0))||((Q==4'd0) && (UPN_DOWN==1)))
    begin MAX_MIN<=1'b1; end
  else MAX_MIN<=1'b0;
always @ (CLK,MAX_MIN,RCON)
  if ((MAX_MIN==1) &&(CLK==0)) RCON<=1'b0;
  else RCON<=1'b1;
endmodule
```



6.2 寄存器和移位寄存器


6.2.1 寄存器

寄存器用途：暂时存放二进制数码。


寄存器作为一个逻辑部件来使用，一般都包含有触发器堆和控制电路两个部分。



1. 4位D触发器寄存器74175




输入			输出	
$\overline{CLR}$	CLK	D	Q^{n+1}	$\overline{Q}^{n+1}$
0	X	X	0	1
1	↑	1	1	0
1	↑	0	0	1
1	0	X	Q^n	$\overline{Q}^n$





2. 具有三态输出的四位缓冲数据寄存器74173



74173功能表

CLR	CLK	$\overline{G}_1$	$\overline{G}_2$	$\overline{M}$	$\overline{N}$	Q ₀	Q ₁	Q ₂	Q ₃
1	×	×	×	0	0	0	0	0	0
0	↑	0	0	0	0	D ₀	D ₁	D ₂	D ₃
0		1	×	0	0	Q ₀	Q ₁	Q ₂	Q ₃
0		×	1	0	0	Q ₀	Q ₁	Q ₂	Q ₃
×				1	×	Z			
				×	1				

▷: 为缓冲器符号;

▽: 三态符号。



6.2.2 移位寄存器

■ 功能：存放代码；移位

■ 分类：

按移位方向分类：

● 单向移位寄存器

● 双向移位寄存器

按输入输出的方式分类：

● 串入---串出

● 串入---并出

● 并入---串出

● 并入---并出

串入：代码序列从第一级逐位输入。

并入：用预置的方式把一组代码序列同时存入移位寄存器中。



串出：经移位从末级逐位输出。


并出：从各级触发器 Q ($\bar{Q}$) 端同时取出。

■ 移位寄存器组成：

移位寄存器中的存储电路可用时钟控制的无空翻的D、RS或JK触发器组成。

1. 单向移位寄存器

(1) 串入---串/并出单向移存器



各触发器的状态方程为:

$$Q_0^{n+1} = D_0 = V_I$$

$$Q_1^{n+1} = D_1 = Q_0^n$$

$$Q_2^{n+1} = D_2 = Q_1^n$$


$$Q_3^{n+1} = D_3 = Q_2^n$$

右移: $Q_0^{n+1} = V_I$;

$$Q_i^{n+1} = Q_{i-1}^n \quad (i \neq 0)$$



各触发器初态为0,
 V_I 依次输入
 $1 \rightarrow 0 \rightarrow 1 \rightarrow 1$ 时的
波形图




- 在连续4个CLK脉冲后，在 Q_0 、 Q_1 、 Q_2 和 Q_3 端得到并行输出信号；
- 若再连续输入3个CLK脉冲，可在串行输出端得到串行输出信号。





工作原理： ■ 串行输入




左移： $Q_3^{n+1} = V_I$; $Q_i^{n+1} = Q_{i+1}^n (i \neq 3)$




2. 双向移位寄存器

多功能双向移位寄存器74194



74194




$\overline{\text{CLR}}$	S_A	S_B	CLK	功能
0	X	X	X	清零
1	0	0	↑	保持
1	0	1	↑	右移
1	1	0	↑	左移
1	1	1	↑	并行置数

注意:

清零为异步; 置数为同步。




74194逻辑电路结构示意:





例：试分析下图所示电路，画出有效循环状态图。
(设初始状态 $Q_0Q_1Q_2Q_3=1000$)



解：

①右移

$$\textcircled{2} D_{SR} = \overline{Q_0^n + Q_1^n + Q_2^n}$$

有效循环状态图


$Q_0Q_1Q_2Q_3$

1000 $\longrightarrow$ 0100

↑ ↓
0001 $\longleftarrow$ 0010



■ 用两片74194接成八位双向移位寄存器




用两片 74194 接成八位双向移存器



6.2.3 移位寄存器 应用举例


1. 可编程分频器






当3线—8线译码器的地址码为N时，可以得到N+1分频的输出脉冲($1 \leq N \leq 7$)

例如： $A_2A_1A_0=110$ 时的工作波形




再如： $A_2A_1A_0=011$ 时的工作波形






2. 串行加法器

$$\begin{array}{r} X_3 X_2 X_1 X_0 \\ Y_3 Y_2 Y_1 Y_0 \\ + C_3 C_2 C_1 C_0 0 \\ \hline C_3 S_3 S_2 S_1 S_0 \end{array}$$





3. 串行累加器






工作原理:

- (1) 输入**清零脉冲**，使移位寄存器和进位触发器清零；
- (2) 输入**置数脉冲**，将第一组数据 X_1 并行存入移位寄存器(1)；
- (3) 输入 **n 个移位脉冲**， X_1 以串行的形式通过全加器，被存入移位寄存器(2)；
- (4) 再输入**置数脉冲**，将第二组数据 X_2 并行存入移位寄存器(1)；
- (5) 随后输入 **n 个移位脉冲**，移位寄存器(2)中的数据，即为 X_1 和 X_2 的和。
- (6) 按上述步骤操作，可以完成任意组数的求和运算。



4. 移存型序列信号发生器

移存型序列信号发生器的一般框图为



工作原理:


将移位寄存器和外围组合电路构成一个**移存型计数器**，使该**计数器的模**和要产生的**序列信号的长度**相等，并使移位寄存器的**串行输入信号F**（即组合电路的输出信号）和所要产生的**序列信号**相一致。



例：试设计一个能产生序列信号为**00011101**的移位型序列信号发生器。

设计方法：

序列**长度为8**，考虑用3位移位寄存器。选用74194，仅使用74194的 Q_0 、 Q_1 和 Q_2 。





1 0 1 1 1 0 0 0

注意： Q_2 端输出



解：①状态划分






$Q_1^n Q_2^n$
 Q_0^n

	00	01	11	10
0	1	0	1	0
1	1	0	0	1

$D_0=1$ $D_1=0$ $D_3=Q_0$ $D_2=Q_0$




③ 画电路图





例：试设计一个能产生序列信号为**10110**的移位型序列信号发生器。

解：由于序列信号的长度为5，可采用3位移位寄存器。



注意： Q_1 端输出

1 0 1 1 0



① 状态划分

由于序列长度为5，先对序列按3位划分。








Diagram illustrating a combinational circuit (组合电路) and a shift register (移位寄存器). The combinational circuit receives four inputs labeled Q_0 , Q_1 , Q_2 , and Q_3 from the shift register. The shift register has a feedback loop labeled $F(DSL)$ and an output labeled 输出 (Output).

Diagram illustrating the bit stream 1011010110 and its segmentation into five segments S_1, S_2, S_3, S_4, S_5 .

The bit stream is shown in red and purple. The segments are indicated by blue lines below the bits, with S_1 covering the first three bits (101), S_2 covering the next three bits (110), S_3 covering the next two bits (10), S_4 covering the next two bits (11), and S_5 covering the final zero bit (0).



$Q_0 Q_1 Q_2 Q_3$

$1011 \longrightarrow 0110 \longrightarrow 1101$


$\uparrow \qquad \qquad \qquad \downarrow$

$0101 \longleftarrow 1010$



② 求左移串行输入信号 $F(D_{SL})$

$Q_0Q_1Q_2Q_3$



$Q_0Q_1 \backslash Q_2Q_3$					
		00	01	11	10
00	×	×	×	×	
01	×	1	×	1	
11	×	0	×	×	
10	×	×	0	1	

$$F = \overline{Q_0}^n + \overline{Q_3}^n = \overline{Q_0^n Q_3^n} = D_{SL}$$




能自启动



④ 画电路图

左移, $D_{SL} = \overline{Q_0^n Q_3^n}$






6.2.4 移位寄存器型计数器

移位寄存器型计数器，是指在移位寄存器的基础上加反馈电路而构成的具有**特殊编码的同步计数器**。


移位寄存器型计数器框图






1. 环形计数器

(1) 电路组成（以四位环形计数器为例）



特点：
将串行输出端
和串行输入端
相连。

(2) 环形计数器完整状态图（假设初始状态 $Q_0Q_1Q_2Q_3=1000$ ）





(3) 实现自启动的方法

■ 通过置位或复位方法，实现自启动；

■ 重新设计反馈电路，使电路具有自启动特性。设计方法如下：

① 列表确定反馈函数f

Q_0^n	Q_1^n	Q_2^n	Q_3^n	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	f
1	0	0	0	0	1	0	0	0
0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	1	0
0	0	0	1	1	0	0	0	1
0	0	0	0	1	0	0	0	1
0	0	1	1	0	0	0	1	0
0	1	0	1	0	0	1	0	0
0	1	1	0	0	0	1	1	0
0	1	1	1	0	0	1	1	0
1	0	0	1	0	1	0	0	0
1	0	1	0	0	1	0	1	0
1	0	1	1	0	1	0	1	0
1	1	0	0	0	1	1	0	0
1	1	0	1	0	1	1	0	0
1	1	1	0	0	1	1	1	0
1	1	1	1	0	1	1	1	0




② 作反馈函数 f 的卡诺图，求 f 的最简表达式

Q_0Q_1 \ Q_2Q_3	00	01	11	10
00	1	1		
01				
11				
10				

$$f = \overline{Q_0^n} \overline{Q_1^n} \overline{Q_2^n}$$

③ 画逻辑图






完整状态图:

右移, $f = \overline{Q_0^n} \overline{Q_1^n} \overline{Q_2^n}$

$Q_0 Q_1 Q_2 Q_3$



$Q_0 Q_1$ \ $Q_2 Q_3$	$Q_2 Q_3$			
	00	01	11	10
00	1	1		
01				
11				
10				




(4) 用中规模集成移存器构成的能自启动环形计数器

方案一：

例：用74194，如何实现前述能自启动环形计数器的功能？

■ 右移

$$\begin{aligned} \blacksquare f = D_{SR} &= \overline{Q_0}^n \overline{Q_1}^n \overline{Q_2}^n \\ &= \overline{Q_0^n + Q_1^n + Q_2^n} \end{aligned}$$





方案二:


$$\blacksquare S_A = Q_3^n, S_B = 1$$

$$\blacksquare D_{SR} = \overline{Q_0^n + Q_1^n + Q_2^n + Q_3^n}$$

$$\blacksquare D_0 D_1 D_2 D_3 = 1000$$

如输出均为0，则通过 D_{SR} 移入1，进入有效循环；

如输出有1：①当 Q_3 为0时，经过移位，总会将1移到 Q_3 处；②或当 Q_3 为1时；电路进入置数状态，置入1000，进入有效循环状态。






■ 完整状态图:

■ $S_A = Q_3^n$, $S_B = 1$

■ $D_{SR} = \overline{Q_0^n + Q_1^n + Q_2^n + Q_3^n}$

■ $D_0 D_1 D_2 D_3 = 1000$

$Q_0 Q_1 Q_2 Q_3$




验证，能自启动。



(5) 环形计数器的特点

- ① 环形计数器**附带有译码器功能**；
- ② 环形计数器的输出波形为**顺序脉冲**；




常称环形计数器为
顺序脉冲发生器

- ③ 环形计数器的缺点是状态利用效率低，**n**个触发器构成的环形计数器仅有**n**个有效状态，有 **$2^n - n$** 个无效状态。



2. 扭环形计数器

(1) 电路组成和逻辑功能分析



$Q_0 Q_1 Q_2 Q_3$

0000 → 1000 → 1100 → 1110

0001 ← 0011 ← 0111 ← 1111

有效循环

0010 → 1001 → 0100 → 1010

0101 ← 1011 ← 0110 ← 1101

无效循环



(2) 实现自启动的方法

可在无效循环圈内选合适的状态，通过修改反馈函数，达到自启动的目的。

Q_0Q_1	Q_2Q_3			
	00	01	11	10
00	1	0	0	x
01	x	x	0	x
11	1	x	0	1
10	1	x	x	x

原状态图

$$f=D_0=\overline{Q}_3^n$$

Q_0Q_1	Q_2Q_3			
	00	01	11	10
00	1	0	0	x
01	x	x	0	x
11	1	x	0	1
10	1	x	x	x



修改后的状态图

$$f=D_0=\overline{Q}_3^n+Q_0^n\overline{Q}_2^n$$

(可有多种方案)




$Q_0Q_1Q_2Q_3$



$$f=D_0=\overline{Q}_3^n+Q_0^n\overline{Q}_2^n$$



(3) 用中规模集成移位寄存器构成扭环形计数器



$$D_{SR} = \overline{Q_3^n} \overline{Q_0^n} \overline{Q_1^n} \overline{Q_2^n}$$



$Q_2^n Q_3^n \backslash Q_0^n Q_1^n$		$Q_0^n Q_1^n$			
		00	01	11	10
00	1	0	0	x	
01	x	x	0	x	
11	1	x	0	1	
10	1	x	x	x	

原状态图

$$D_{SR} = \overline{Q}_3^n$$

$Q_0^n Q_1^n \backslash Q_2^n Q_3^n$		$Q_2^n Q_3^n$			
		00	01	11	10
00	1	0	0	x	
01	x	x	0	x	
11	1	x	0	1	
10	1	x	x	x	


修改后的状态图

$$\begin{aligned} D_{SR} &= \overline{Q}_3^n + Q_0^n \overline{Q}_1^n \overline{Q}_2^n \\ &= \overline{Q_3^n Q_0^n Q_1^n Q_2^n} \end{aligned}$$



(4) 扭环形计数器的特点

- ① 扭环形计数器输出码为**循环码**，能有效防止冒险现象；
- ② 扭环形计数器的**输出波形**为：




- ③ 扭环形计数器状态的利用效率比环形计数器高，**n** 个触发器构成的扭环形计数器有 **$2n$** 个有效状态，有 **$2^n - 2n$** 个无效状态。



6.2.5 移位寄存器的Verilog描述

1. 串行输入、串行输出移位寄存器



串行输入、串行输出的8位移位寄存器

```
module Vrshift8(CIN,CLK,COUT);
```

```
input CIN,CLK;
```

```
output COUT;
```

```
reg [0:6] Q;
```

```
reg COUT;
```

```
always @ (posedge CLK)
```

```
{Q[0:6],COUT}<={CIN,Q[0:6]};
```

```
endmodule
```

//注释

Q_0 Q_1 Q_2 Q_3 Q_4 Q_5 Q_6 COUT

CLK↑, 8位移位寄存器状态变化为:

CIN Q_0 Q_1 Q_2 Q_3 Q_4 Q_5 Q_6



2. 双向移位寄存器74194的Verilog程序代码。

```
module Vrshift74194(CLK,CLR,N,SA,SB,DSR,DSL,D,Q);  
    input CLK,CLR,N,SA,SB,DSR,DSL;  
    input [0:3] D;  
    output reg[0:3] Q;  
  
    always @(posedge CLK or negedge CLR)  
    begin  
        if(!CLR)  
            Q<=4'b0000;  
        else
```



```
begin  
case({SA,SB})  
  2'b00: Q<=Q;  
  2'b01: Q<={DSR,Q[0:2]};  
  2'b10: Q<={Q[1:3],DSL };  
  2'b11: Q<=D;  
endcase  
end  
end  
endmodule
```



■ 补充知识点

例：用计数器74163和3-8线译码器74138及与非门设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按下表规定的顺序转换状态。表中的“1”表示灯“亮”，“0”表示灯“灭”。写出设计过程，画出电路图。

CLK	红	绿	黄
↑	1	0	0
↑	1	1	0
↑	1	1	1
↑	0	1	1
↑	0	0	1
↑	0	0	0



解:

CLK	Q_2^n	Q_1^n	Q_0^n	红	绿	黄
↑	0	0	0	1	0	0
↑	0	0	1	1	1	0
↑	0	1	0	1	1	1
↑	0	1	1	0	1	1
↑	1	0	0	0	0	1
↑	1	0	1	0	0	0

① 模6计数器

$$\overline{\text{CLR}} = 1, \overline{\text{LD}} = \overline{Q_2^n Q_0^n}, D_2 D_1 D_0 = 000$$

② 3-8线译码器74138及与非门


$$Z_{\text{红}}(Q_2^n, Q_1^n, Q_0^n) = \sum m(0, 1, 2) = \overline{\overline{m_0} \overline{m_1} \overline{m_2}}$$

$$Z_{\text{绿}}(Q_2^n, Q_1^n, Q_0^n) = \sum m(1, 2, 3) = \overline{\overline{m_1} \overline{m_2} \overline{m_3}}$$

$$Z_{\text{黄}}(Q_2^n, Q_1^n, Q_0^n) = \sum m(2, 3, 4) = \overline{\overline{m_2} \overline{m_3} \overline{m_4}}$$



③ 电路图





第6章 小结

● 计数器

- 异步计数器

- 同步计数器

- 集成电路:

74163、74160等，构成任意进制计数器

● 寄存器和移位寄存器

- 寄存器、移位寄存器

- 集成电路: 74194等及其应用



● 序列信号发生器

- 计数型序列信号发生器

- 移存型序列信号发生器

● 移位寄存器型计数器

- 环形计数器

- 扭环形计数器